工艺技术(薄膜工艺-淀积)

发布者:admin 发布时间:2019-10-26 03:29 浏览次数:

  /?~!@#¥……&*()——{}【】‘;:”“。,、?]); var rs = ; for (var i = 0; i

  引 言 随着特征尺寸越来越小,在当今的高级微芯片加工过程中,需要6层甚至更多的金属来做连接,各金属之间的绝缘就显得非常重要,所以在芯片制造过程中,淀积可靠的薄膜材料至关重要。,,ULSI硅片上的多层金属化,Figure 11.3,芯片中的金属层,Photo 11.1,薄膜特性,好的台阶覆盖能力 填充高的深宽比间隙的能力 好的厚度均匀性 高纯度和高密度 受控制的化学剂量 低的膜应力 好的电学特性 对衬底材料或下层膜好的黏附性,,,,膜对台阶的覆盖,如果淀积的膜在台阶上过渡的变薄,就容易导致高的膜应力、电短路。应力还可能导致衬底发生凸起或凹陷的变形。,,,—制造业—,高的深宽比间隙 可以用深宽比来描述一个小间隙(如槽或孔),深宽比定义为间隙的深度和宽度的比值。,高的深宽比间隙,Photograph courtesy of Integrated Circuit Engineering,,制备薄膜的方法之一:,化学汽相淀积(CVD) (Chemical Vapor Deposition) 通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程。 产生化学变化 反应物必须以气相的形式参加反应 膜中所有材料物质都来源于外部的源,CVD传输和反应步骤,CVD的反应速度取决于质量传输和表面反应两个因素。,质量传输限制 CVD反应的速率不能超过反应气体从主气体流传输到硅片表面的速率。 在质量传输阶段淀积工艺对温度不敏感,这意味着无论温度如何,传输到硅片表面加速反应的反应气体的量都不足。在此情况下,CVD工艺通常是受质量传输所限制的。,速度限制 在更低的反应温度和压力下,反应物到达硅片表面的速度将超过表面化学反应的速度。 在更低的反应温度和压力下,由于只有更少的能量来驱动表面反应,表面反应速度会降低。最终反应物达到硅片表面的速度将超过表面化学反应的速度。在这种情况下。淀积速度是受化学反应速度限制的,此时称速度限制。,常压化学汽相淀积(APCVD) 质量传输限制,相对简单 低压化学汽相淀积(LPCVD) 反应速度限制,更好的膜性能 等离子增强化学汽相淀积(PECVD) 等离子体辅助 CVD 等离子体增强 CVD(PECVD) 高密度等离子体 CVD(HDPCVD),CVD的种类,各种类型 CVD 反应器及其主要特点,,Table 11.2,连续加工的APCVD 反应炉,LPCVD,为了获得低压,必须在中等线℃。 LPCVD的反应室通常是反应速度限制的。在这种低压条件下,反应气体的质量传输不再限制反应的速度。 与APCVD相比,LPCVD系统有更低的成本、更高的产量及更好的膜性能。,LPCVD,LPCVD 淀积氧化硅,中等线℃,等离子体 等离子体是一种高能量、离子化的气体。 当从中性原子中去除一个价电子时,形成正离子和自由电子。 在一个有限的工艺腔内,利用强直流或交流磁场或用某些电子源轰击气体原子都会导致气体原子的离子化。,等离子体辅助CVD,离子的形成,CVD 过程中使用等离子体的好处 1.更低的工艺温度 (250 – 450℃); 2.对高的深宽比间隙有好的填充能力 (用高密度等离子体); 3.淀积的膜对硅片有优良的黏附能力; 4.高的淀积速率; 5.少的针孔和空洞,因为有高的膜密度; 6.工艺温度低,因而应用范围广。,,在等离子体辅助 CVD 中膜的形成,PECVD,化学气相淀积的设备,,Chemical Vapor Deposition (CVD) Tungsten,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Output Cassette, Cassette,Wafer Hander,Wafers,Water-cooled Showerheads,Multistation Sequential Deposition Chamber,Resistively Heated Pedestal,,,,,,,,,,高密度等离子体淀积腔,,Photo 11.4,CVD单晶硅 (外延): 最初的外延生长技术是指: 利用化学气相淀积的方法在单晶衬底上生长一薄层单晶硅的技术。,P-silicon epi layer,P+silicon substrate,用CVD淀积不同的材料薄膜,硅片上外延生长硅,,外延的主要优点 可根据需要方便地控制薄层单晶的电阻率、电导类型、厚度及杂质分布等参数,增加了工艺设计和器件制造的灵活性。,硅气相外延炉,CVD二氧化硅: 可以作为金属化时的介质层,而且还可以作为离子注入或扩散的掩蔽膜等。 低温CVD氧化层:低于500℃ 中等温度淀积:500~800℃ 高温淀积:900℃左右 薄膜掺杂PSG、BSG、BPSG、FSG,,TEOS Source,多晶硅的化学汽相淀积:利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一。 氮化硅的化学汽相淀积:中等温度(780~820℃)的LPCVD或低温(300℃) PECVD方法淀积。 金属的淀积,,Chemical Vapor Deposition (CVD) Tungsten,Chemical Reactions WF6 + 3 H2  W + 6 HF Process Conditions Flow Rate: 100 to 300 sccm Pressure: 100 mTorr Temperature: 400 degrees C.,小 结,薄膜特性要求 CVD反应步骤和原理 CVD分类 APCVD、LPCVD、PECVD CVD淀积不同材料 si 、sio2、多晶硅、氮化硅、金属,CMOS,n/p-well ation,Grow Thin Oxide,,,,Deposit Nitride,,,Deposit Resist,,silicon substrate,,UV Exposure,,,,Develop Resist,,,Etch Nitride,,,n-well Implant,,,,Remove Resist,,Grow Gate Oxide,CMOS,Transistor Fabrication,,Deposit PolySi,,,PolySi Implant,,,Deposit Resist,,,UV Exposure,,,Develop Resist,,Etch PolySi,,Remove Resist,,Fox,CMOS,Contacts & Interconnects,Deposit BPTEOS,

  下载提示(请认线.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。


上一篇:一种薄膜沉积方法与流程    下一篇:工艺技术(薄膜工艺-淀积)ppt