第六薄膜淀积ppt

发布者:admin 发布时间:2019-10-26 03:28 浏览次数:

  1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。

  第六章 薄膜淀积 概述: 薄膜淀积是芯片加工过程中一个至关重要的工艺步骤,通过淀积工艺可以在硅片上生长导各种导电薄膜层和绝缘薄膜层。 CMOS晶体管的各层膜 引 言 从MSI到LSI时代,芯片的设计和加工相对较为直接,上图给出了制作一个早期CMOS所需的淀积层。图中器件的特征尺寸远大于1μm。如图所示,由于特征高度的变化,硅片上各层并不平坦,这将成为VLSI时代所需的多层金属高密度芯片制造的限制因素。 随着特征尺寸越来越小,在当今的高级微芯片加工过程中,需要6层甚至更多的金属来做连接,各金属之间的绝缘就显得非常重要,所以,在芯片制造过程中,淀积可靠的薄膜材料至关重要。薄膜制备是硅片加工中的一个重要工艺步骤。 ULSI硅片上的多层金属化 芯片中的金属层 薄膜淀积 半导体器件工艺中的“薄膜”是一种固态薄膜。 薄膜淀积是指任何在硅片衬底上物理淀积一层膜的工艺,属于薄膜制造的一种工艺,所淀积的薄膜可以是导体、绝缘材料或者半导体材料。比如二氧化硅(SiO2)、氮化硅(Si3N4)、多晶硅以及金属(Cu、W). 固态薄膜 薄膜特性 好的台阶覆盖能力 填充高的深宽比间隙的能力 好的厚度均匀性 高纯度和高密度 受控制的化学剂量 高度的结构完整性和低的膜应力 好的电学特性 对衬底材料或下层膜好的黏附性 膜对台阶的覆盖 我们期望膜在硅片表面上厚度一致,但由于硅片表面台阶的存在,如果淀积的膜在台阶上过渡的变薄,就容易导致高的膜应力、电短路或在器件中产生不希望的诱生电荷。应力还可能导致衬底发生凸起或凹陷的变形。 高的深宽比间隙 可以用深宽比来描述一个小间隙(如槽或孔),深宽比定义为间隙的深度和宽度的比值(见下图) 高的深宽比间隙 薄膜生长的步骤 膜淀积技术 化学气相淀积 化学气相淀积(CVD)是通过气体混合的化学反应在硅片表面淀积一层固体膜的工艺。硅片表面及其邻近的区域被加热来向反应系统提供附加的能量。包括以下特点: 1. 产生化学变化,这可以通过化学反应或热分解; 2. 膜中所有的材料物质都源于外部的源; 3. 化学气相淀积工艺中的反应物必须以气相形式参加反应。 化学气相淀积的设备 CVD 化学过程 高温分解: 通常在无氧的条件下,通过加热化 合物分解(化学键断裂); 2. 光分解: 利用辐射使化合物的化学键断裂分解; 3. 还原反应: 反应物分子和氢发生的反应; 4. 氧化反应: 反应物原子或分子和氧发生的反应; 氧化还原反应: 反应3与4地组合,反应后形成两 种新的化合物。 例如,用硅烷和氧气通过氧化反应淀积SiO2膜。反应生成物SiO2淀积在硅片表面,副产物事是氢。 SiH4 + O2 SiO2 + 2H2 CVD 反应 CVD 反应步骤 基本的化学气相淀积反应包含8个主要步骤,以解释反应的机制。 1)气体传输至淀积区域; 2)膜先驱物的形成; 3)膜先驱物附着在硅片表面; 4)膜先驱物黏附; 5)膜先驱物扩散; 6)表面反应; 7)副产物从表面移除; 8)副产物从反应腔移除。 CVD 传输和反应步骤图 在化学气相淀积中,气体先驱物传输到硅片表面进行吸附作用和反应。列入下面的三个反应。反应1)显示硅烷首先分解成SiH2先驱物。 SiH2先驱物再和硅烷反应形成Si2H6。在中间CVD反应中, SiH2随着Si2H6被吸附在硅片表面。然后Si2H6分解形成最终需要的固态硅膜。 SiH4(气态) SiH2(气态) + H2(气态) (高温分解) SiH4(气态) + SiH2(气态) Si2H6(气态) (反应半成品形成) Si2H6(气态) 2Si (固态) + 3H2(气态) (最终产品形成) 以上实例是硅气相外延的一个反应过程 速度限制阶段 在实际大批量生产中,CVD反应的时间长短很重要。温度升高会促使表面反应速度增加。基于CVD反应的有序性,最慢的反应阶段会成为整个工艺的瓶颈。换言之,反应速度最慢的阶段将决定整个淀积过程的速度。 CVD的反应速度取决于质量传输和表面反应两个因素。在质量传输阶段淀积工艺对温度不敏感,这意味着无论温度如何,传输到硅片表面加速反应的反应气体的量都不足。在此情况下,CVD工艺通常是受质量传输所限制的。 在更低的反应温度和压力下,由于只有更少的能量来驱动表面反应,表面反应速度会降低。最终反应物达到硅片表面的速度将超过表面化学反应的速度。在这种情况下。淀积速度是受化学反应速度限制的,此时称表面反应控制限制。 CVD 气流动力学 CVD气流动力学对淀积出均匀的膜很重要。所谓气体流动,指的是反应气体输送到硅片表面的反应区域(见下图)。CVD气体流动的主要因素包括,反应气体从主气流中到硅片表面的输送以及在表面的化学反应速度。 CVD 中的气流 硅片表面的气流 CVD 反应中的压力 如果CVD发生在低压下,反应气体通过边界层达到表面的扩散作用会显著增加。这会增加反应物到衬底的输运。在CVD反应中低压的作用就是使反应物更快地到达衬底表面。在这种情况下,速度限制将受约于表面反应,即在较低压下CVD工艺是反应速度限制的。 CVD 过程中的掺杂 CVD淀积过程中,在SiO2中掺入杂质对硅片加工来说也是很重要。例如,在淀积SiO2的过程中,反应气体中加入PH3后,会形成磷硅玻璃。化学反应方程如下: SiH4(气)+2PH3(气)+O2(气) SiO2(固)+2P(固)+5H2(气) CVD 淀积系统 CVD 设备设计 CVD 反应器的加热 CVD 反应器的配置 CVD 反应器的总结 常压 CVD( APCVD ) 低压 CVD( LPCVD) 等离子体辅助 CVD 等离子体增强 CVD(PECVD) 高密度等离子体 CVD(HDPCVD) CVD 反应器类型 各种类型 CVD 反应器及其主要特点 连续加工的APCVD 反应炉 APCVD TEOS-O3改善后的台阶覆盖 用TEOS-O3淀积SiO2 TEOS是正硅酸乙脂。分子式为Si(C2H5O4),是一种液体。臭氧(O3)包含三个氧原子,比氧气有更强的反应活性,因此,这步工艺可以不用等离子体,在低温下(如400℃)进行,因为不需要等离子体,O3就能是TEOS分解,因此反应可以在常压(APCVD,760托)或者亚常压(SACVD,600托)下。淀积的二氧化硅薄膜改善了台阶覆盖轮廓,均匀性好,具有作为绝缘介质优异的电学特性。 优点:对于高的深宽比槽有良好的覆盖填充能力。 缺点:SiO2膜多孔,因而通常需要回流来去掉潮气并增加膜密度。 PSG 回流后平坦化的表面 LPCVD 与APCVD相比,LPCVD系统有更低的成本、更高的产量及更好的膜性能,因此应用更为广泛。为了获得低压,必须在中等线℃,常规的氧化炉设备就可以应用。 LPCVD的反应室通常是反应速度限制的。在这种低压条件下,反应气体的质量传输不再限制反应的速度。 不同于APCVD的是,LPCVD反应中的边界层由于低压的缘故,距离硅片表面更远(见下图)。边界层的分子密度低,使得进入的气体分子很容易通过这一层扩散,是硅片表面接触足够的反应气体分子。一般来说,LPCVD具有优良的台阶覆盖能力。 硅片表面的边界层 LPCVD Reaction Chamber for Deposition of Oxides, Nitrides, or Polysilicon 用 TEOS LPCVD 淀积氧化硅 Key Reasons for the Use of Doped Polysilicon in the Gate Structure 1. 通过掺杂可得到特定的电阻; 2. 和二氧化硅优良的界面特性; 3. 和后续高温工艺的兼容性; 4. 比金属电极(如AI)更高的可靠性; 5. 在陡峭的结构上淀积的均匀性; 6. 实现栅的自对准工艺。 Doped Polysilicon as a Gate electrode 等离子体辅助CVD CVD 过程中使用等离子体的好处 1. 更低的工艺温度 (250 – 450℃); 2. 对高的深宽比间隙有好的填充能力 (用高密度等离子体); 3. 淀积的膜对硅片有优良的黏附能力; 4. 高的淀积速率; 5. 少的针孔和空洞,因为有高的膜密度; 6. 工艺温度低,因而应用范围广。 在等离子体辅助 CVD 中膜的形成 General Schematic of PECVD for Deposition of Oxides, Nitrides, Silicon Oxynitride or Tungsten 用LPCVD 和 PECVD 氮化硅的性质 高密度等离子体淀积腔 淀积-刻蚀-淀积工艺 HDPCVD 工艺的五个步骤 1. 离子诱导淀积:指离子被托出等离子体并淀积形成间隙填充的现象; 2. 溅射刻蚀:具有一定能量的Ar和因为硅片偏置被吸引到薄膜的反应离子轰击表面并刻蚀原子; 3. 再次淀积:原子从间隙的底部被剥离,通常会再次淀积到侧壁上; 4. 热中性 CVD:这对热能驱动的一些淀积反应有很小的贡献; 5. 反射:离子反射出侧壁,然后淀积,是另一种贡献。 在涡轮泵出口放置硅片的 HDPCVD 介质及其性能 介电常数 间隙填充 芯片性能 低k值介电常数 高k值介电常数 器件隔离 局部氧化(LOCOS) 浅曹隔离(STI) 介质间隙填充的三个过程 ULSI 互连中可能的低K值ILD材料 互连延迟 (RC) 与特征尺寸的关系 (?m) 芯片性能 芯片性能的一项指标是信号的传输速度。芯片的不断缩小导致互联线宽度减小,使得传输信号导线电阻(R)增大。而且,导线间距的缩小产生了更多的寄生电容(C)。最终增加了RC信号延迟(RC信号延迟降低芯片速度,减弱芯片性能)。这是在亚0.25μm中凸现的问题,通常称为互连延迟 (如上图所示)。从本质上讲,减小互连尺寸带来的寄生电阻和电容效应而导致更大的信号延迟。这与晶体管的发展正好相反,对晶体管而言,随着栅长变小,延迟变小,晶体管的速度增加。 线电容C正比于绝缘介质的k 值,低K值的绝缘介质可以减小芯片总的互连电容,减小RC信号延迟 ,提供芯片性能。 总互连线电容 低-k 值绝缘介质要求 DRAM 叠层电容的示意图 浅槽隔离 旋涂绝缘介质 旋涂玻璃 (SOG) 旋涂绝缘介质 (SOD) 外延 外延生长方法 气相外延(VEP) 金属有机 CVD 分子束外延(MBE) CVD质量测量 CVD 检查及故障排除 用 Spin-On-Glass 填充间隙 HSQ 低-k 值绝缘介质工艺参数 外 延 外延生长模型 外延生长方法 气相外延 (VPE) 金属有机CVD (MOCVD) 分子束外延 (MBE) 外延就是在单晶衬底上淀积一层薄的单晶层(见下图),新淀积的这层称为外延层。外延为器件设计者在优化器件性能方面提供了很大的灵活性,例如可以控制外延层厚度、掺杂浓度、轮廓,而这些因素是与硅片衬底无关的。外延层还可以减少CMOS器件的闩锁效应。IC制造中最普通的外延反应是高温CVD系统。 如果外延生长膜和衬底材料相同(例如硅衬底上生长硅),这样的膜生长称为同质外延。膜材料与衬底材料不一致的情况(例如硅衬底上生长氧化铝),称为异质外延。 外延反应可用的气体源包括SiCl4/SiH2Cl2/SiHCl3 淀积温度为:1050~1250℃ 硅片上外延生长硅 气相外延示意图 硅气相外延炉 CVD质量测量 ILD 中钥匙孔的效果(金属台阶覆盖上) 金属互连 金属化是芯片制造过程中在绝缘介质薄膜上淀积金属薄膜,通过光刻形成互连金属线和集成电路的孔填充塞的过程。金属线被夹在两个绝缘介质层中间形成电整体。高性能的微处理器用金属线在一个芯片上连接几千万个器件,随着互连复查性的相应增加,预计将来每个芯片上晶体管的密度将达到10亿个。 由于ULSI组件密度的增加,互连电阻和寄生电容也会随之增加,从而降低了信号的传播速度。 减小互连电阻可通过用铜取代铝作为基本的导电金属而实现。对于亚微米的线宽,需要低K值层间介质(ILD)。通过降低介电常数来减少寄生电容。 多层金属化 层间介质(ILD)是绝缘材料,它分离了金属之间的电连接。ILD一旦被淀积,便被光刻成图形、刻蚀以便为各金属层之间形成通路。用金属(通常是钨 W)填充通孔,形成通孔填充薄膜。在一个芯片上有许多通孔,据估计,一个300mm2单层芯片上的通孔数达到一千亿个。在一层ILD中制造通孔的工艺,在芯片上的每一层都被重复。 金属化正处在一个过渡时期,随着铜冶金术的介入正经历着快速变化以取代铝合金。这种变化源于刻蚀铜很困难。 铜金属化 金属类型 以提高性能为目的,用于芯片互连的金属和金属合金的类型正在发展,对一种成功的金属材料的要求是: 1. 导电率: 要求高导电率,能够传道高电流密度。 2. 黏附性:能够黏附下层衬底,容易与外电路实现电连接 3. 淀积:易于淀积经相对低温处理后具有均匀的结构和组分 刻印图形/平坦化:提供高分辨率的光刻图形 5. 可靠性:经受温度循环变化,相对柔软且有好的延展性 抗腐蚀性:很好的抗腐蚀性,层与层以及下层器件区有最 小的化学反应。 应力:很好的抗机械应力特性,以便减少硅片的扭曲和材 料的失效。 硅和硅片制造业中所选择的金属 (at 20°C) 在硅片制造业中 各种金属和金属合金可组成下列种类 铝 铝铜合金 铜 阻挡层金属 硅化物 金属填充塞 金 属 铝 在半导体制造业中,最早的互连金属是铝,目前在VLSI以下的工艺中仍然是最普通的互连金属。在21世纪制造高性能IC工艺中,铜互连金属有望取代铝。然而,由于基本工艺中铝互连金属的普遍性, 所以选择铝金属化的背景是有益的。 1、铝在20℃时具有2.65μΩ-cm的低电阻率,比铜、金及银的电阻率稍高。然而铜和银都比较容易腐蚀,在硅和二氧化硅中有高的扩散率,这些都阻止它们被用于半导体制造。 2、铝能够很容易和二氧化硅反应,加热形成氧化铝(Al2O3),这促进了氧化硅和铝之间的附着。 3、铝容易淀积在硅片上。基于这些原因。铝仍然作为首先的金属应用于金属化。 铝 互 连 欧姆接触 欧姆接触就是指金属-半导体之间没有整流作用的接触,具体讲应该是有对称性线性的伏安特性和小的接触电阻,即其接触面的电阻值远小于半导体本身的电阻,使得组件操作时,大部分的电压降在于活动区(Active region)而不在接触面。 为了在金属和硅之间形成接触,可通过加热完成。通常在惰性气体或还原的氢气环境中,在400~500℃进行,此过程也被称为低温退火或烧结。在硅上加热烘烤铝形成期望的电接触界面,被称为欧姆接触(有很低的电阻)。接触电阻与接触面积成反比。 在某些特殊的芯片上有上亿个接触点,为了获得良好的电性能,一个可靠的具有低电阻和牢固附着的界面是非常重要的。 欧姆接触结构 结“穿通”:在加热过程中,铝和硅之间易出现不希望的反应,该反应导致接触金属和硅形成微合金,这一过程被称为结“穿通”。当纯铝和硅界面加热时结尖刺发生,并导致硅向铝中扩散。结尖刺的问题可通过在铝中添加硅和阻挡层金属化两种方法解决。 铝铜合金:由于铝的低电阻率及其与硅片制造工艺的兼容性,因此被选择为IC的主要互连材料。然而铝有众所周知的电迁徒引起的可靠性问题。由于电迁徒,在金属表面金属原子堆起来形成小丘(如图所示)如果大量的小丘形成,毗邻的连线或两层之间的连线有可能短接在一起。在ULIS技术、高级电路的设计中,芯片温度会随着电流密度而增加,两者都会使铝芯片金属化更易引起电迁徒。 IC互连金属化引入铜的优点 1. 电阻率的减小:在20℃时,互连金属线 mW-cm 减小到铜的1.678 mW-cm ;减少RC的信号延迟,增加芯片速度。 2. 功耗的减少:减小了线的宽度,降低了功耗。 3. 更高的集成密度:更窄的线宽,允许更高密度的电路集成,这意味着需要更少的金属层。 4. 良好的抗电迁徒性能:铜不需要考虑电迁徒问题。 5. 更少的工艺步骤:具有减少工艺步骤 20% to 30 %的潜力。 铝和铜之间特性和工艺的比较 对铜的挑战 与传统的铝互连比较,用铜作为半导体互连主要涉及三个方面的挑战,这些挑战明显不同于铝技术,在铜应用与IC互连之前必须解决: 1. 铜快速扩散进氧化硅和硅,一旦进入器件的有源区,将会损坏器件。 2. 应用常规的等离子体刻蚀工艺,铜不容易形成图形。干法刻蚀铜时,在它的化学反应期间不产生挥发性的副产物,而这对于经济的干法刻蚀是必不可少的。 3. 低温下(<200℃)空气中,铜很快被氧化,而且不会形成保护层阻止铜进一步氧化。 用于铜互连结构的阻挡层:提高欧姆接触可靠性更有效的方法是用阻挡层金属化,这种方法可消除诸如浅结材料刻蚀或结尖刺的问题。阻挡层金属是淀积金属或金属塞,作用是阻止层上下的材料互相混合(见下图)。其厚度对0.25μm工艺来说为100nm;对0.35μm工艺来说为400~600nm。 阻挡层金属在半导体工业中被广泛应用。为了连接铝互连金属和硅源漏之间的钨填充薄膜接触,阻挡层金属阻止了硅和钨互相进入接触点,也阻止了钨和硅的扩散以及任何结尖刺。可接受的阻挡层金属的基本特征: 1. 有很好的阻挡扩散作用; 2. 高导电率具有很低的欧姆接触电阻; 3. 在半导体和金属之间有很好的附着; 4. 抗电迁徒; 5. 在很薄的并且高温下具有很好的稳定性; 6. 抗侵蚀和氧化。 铜在硅和二氧化硅中都有很高的扩散率,这种高扩散率将破坏器件的性能。传统的阻挡层金属对铜来说阻挡作用不够,铜需要由一层薄膜阻挡层完全封闭起来,这层封闭薄膜的作用是加固附着并有效地阻止扩散。对铜来说对这个特殊的阻挡层金属要求: 1. 阻止铜扩散; 2. 低薄膜电阻; 3. 对介质材料和铜都有很好的附着; 4. 与化学机械平坦化过程兼容; 5. 具有很好的台阶覆盖,填充高深宽比间隙的金属层是连续、等角的; 6. 允许铜有很小的厚度,占据最大的横截面积。 钽作为铜的阻挡层金属:对于铜互连冶金术来说,钽、氮化钽和钽化硅(TaSiN)都是阻挡层金属的待选材料,阻挡层厚度必须很薄(约75埃),以致它不影响具有高深宽比填充薄膜的电阻率而又能扮演一个阻挡层的角色。 硅化物 难熔金属与硅在一起发生反应,熔合时形成硅化物。硅化物是一种具有热稳定性的金属化合物,并且在硅/难熔金属的分界面具有低的电阻率(如下图)。在硅片制造业中,难熔金属硅化物是非常重要的,因为为了提高芯片性能,需要减小许多源漏和栅区硅接触的电阻。在铝互连技术中,钛和钴是用于接触的普通难熔金属。 如果难熔金属和多晶硅反应。那么它被称为多晶硅化物(见下图)。掺杂的多晶硅被用作栅电极,相对而言它有较高的电阻率(约500μΩ-cm)。多晶硅化物对减小连接多晶硅的串联导致是有益的,同时也保持了多晶硅对氧化硅好的界面特性。 硅接触上的难溶金属硅化物 多晶硅上的多晶硅化物 硅化物的一些特性 TiSi2的退火相 自对准硅化物 由于在优化超大规模集成电路的性能方面,需要进一步按比列缩小器件的尺寸,因此在源/漏和第一金属层之间电接触的面积是很小的。这个小的接触面积将导致接触电阻增加。一个可提供稳定接触结构、减小源/漏区接触电阻的工艺被称为自对准硅化物技术。它能很好地与露出的源、漏以及多晶硅栅的硅对准。许多芯片的性能问题取决于自对准硅化物的形成(见下图)。 自对准硅化物的主要优点是避免了对准误差。 与自对准硅化物有关的芯片性能问题 自对准金属硅化物的形成 金属填充塞 多层金属化产生了对数以十亿计的通孔用金属填充塞填充的需要,以便在两层金属之间形成电通路。接触填充薄膜也被用于连接硅片中硅器件和第一层金属化。目前被用于填充的最普通的金属是钨,因此填充薄膜常常被称为钨填充薄膜(见下图)。钨具有均匀填充高深宽比通孔的能力,因此被选作传统的填充材料。钨可抗电迁徒引起的失效,因此也被用作阻挡层以禁止硅和第一层之间的扩散及反应。 钨是难熔材料,熔点为:3417℃,在20℃时,体电阻率是52.8μΩ-cm。 铝虽然电阻率比钨低,但溅射的铝不能填充具有高深宽比的通孔,基于这个原因,铝被用作互连材料,钨被限于做填充材料。 多层金属的钨填充塞 IC 中的金属塞 金属淀积系统 物理气相淀积 (PVD) 用于半导体制造业的传统金属化工艺归并到被称为物理气相淀积(PVD)一类。PVD开始是用灯丝蒸发实现的,接着是用电子束,最近是通过溅射。 在SSI和MSI IC时代,蒸发是主要的金属化方法。由于蒸发台阶覆盖的特性差,所以后来被溅射取代。被用于传统和双大马士革金属化的不同金属淀积系统是: 蒸发 溅射 金属 CVD 铜电镀 蒸 发 蒸发由待蒸发的材料放进坩锅,在真空系统中加热并使之蒸发(见下图)。最典型的加热方法是利于电子束加热放置在坩锅中的金属。在蒸发中保持高真空环境。蒸汽分子的自由程增加,并在真空腔里以直线形式运动,直到它撞击表面凝结形成薄膜。 蒸发的最大缺点是不能产生台阶覆盖;性能上不能形成具有深宽比大于1.0:1的连续薄膜;还有对淀积合金的限制。 简单的蒸发装置 溅 射: 溅射也是物理气相淀积形式之一,主要是一个物理过程,而非化学过程。在溅射过程中,高能粒子在撞击具有高纯度的靶材料固体平板,按物理过程撞击出原子。这些被撞击出的原子穿过真空,最后淀积在硅片上。溅射的优点是: 1. 具有淀积并保持复杂合金原组分的能力; 2. 能够淀积高温熔化和难熔金属; 3. 能够在直径为(200 mm 或更大的硅片上控制淀积均匀薄膜; 4. 具有多腔集成设备,能够在淀积金属前清除硅片表面沾污和本身的氧化层 (被称为原位溅射刻蚀)。 简单平行金属板直流二极管溅射系统 基本溅射步骤 在高真空腔等离子体中产生正氩离子,并向具有负电势的靶材料加速; 在加速过程中获得动量,并轰击靶; 离子通过物理过程从靶上撞击出(溅射)原子,靶具有想要的材料组分; 被撞击出(溅射)的原子迁移到硅片表面; 被溅射的原子在硅片表面凝聚形成薄膜,与靶材料相比,薄膜具有与它基本相同的材料组分; 额外材料由真空泵抽走。 溅射中的物理学 溅射的一个基本方面是氩气被离化形成等离子体。氩被用做溅射离子,是因为它相对较重并且化学上是惰性气体,这避免了和生长薄膜或靶发生化学反应。如果一个高能电子撞击中性的氩原子,碰撞电离外层电子,产生了带正电荷的氩离子。这个具有能量的粒子被用于轰击带负电的靶材料以便被溅射。 带正电荷的氩离子在等离子体中被阴极靶的负电位强烈吸引。当这些带电的氩离子通过辉光放电区时,它们被加速并获得动能。当氩离子轰击靶表面时,氩离子的动能转移给靶材料以撞击出一个或多个原子。被撞出的这些原子穿过等离子体抵达硅片表面。 溅射过程中从靶的表面撞出金属原子 除了被溅射的原子被轰击外,还有其它核素淀积在衬底上(见下图)。这些核素给衬底加热(使温度达到350℃),引起薄膜淀积不均匀。在铝的淀积过程中,高温也可能产生不需要的铝氧化,这反而妨碍了溅射过程。另外如果这些核素(杂质原子)掺杂进正在衬底上生长的薄膜,这将引起薄膜的质量问题。 以上介绍的溅射系统是一个简单的直流二极管系统,它不能用于溅射介质,因为电极被介质覆盖,辉光放电不能够维持。同样也不能用于溅射刻蚀。下面介绍三类溅射系统: RF (射频) 磁控 IMP (离子化的金属等离子体) 不同核素淀积在衬底上 磁控溅射 磁控溅射系统是在靶的周围和后面装置了磁体以俘获并限制电子于靶的前面(见下图)。这种设置增加了离子在靶上的轰击率,产生更多的二次电子,进而增加等离子体中电离的速率。最后的结果是。更多的离子引起对靶更多的溅射,因此增加了系统的淀积速率。 磁控溅射设计需要有一个能量(大约从3KW~20KW),供应给氩等离子体,以便取得最大的溅射速率。由于靶吸收了这些能量中的大多数,并且靶与阴极接触,因此阴极的冷却是必须的 溅射淀积大面积硅片其均匀性较差。为了取得高溅射速率和膜的均匀性,需要发展能够旋转、装置稀土和高强度永磁体的新阴极。 磁控溅射系统 准直溅射 为了在接触孔或通孔的底部和边沿取得较好的覆盖,通过利用准直溅射能够获得直接的增强(见下图)。设置的准直器好像是等离子体的阴极。用这种方法,任何从靶上被溅射出的高角度中性核素被中断,并淀积在准直器上。从靶上直线喷射的其他原子将通过准直器淀积在接触孔的底部,准直器在接触孔中减少了对侧墙的覆盖。 准直器的应用意味着被溅射的材料大部分将达到不了硅片,因为被溅射材料的大部分终止在准直器上,这个结果降低了溅射的生产效率。如果台阶覆盖是一个关键因素,那么在磁控溅射的基础上用IMP或CVD淀积会更有效。 准直溅射 离子化的金属等离子体 PVD的概念 金属 CVD: 由于化学气相淀积具有良好的台阶覆盖以及对高深宽比接触通孔无间隙式的填充,在金属淀积方面它的应用正在增加。当器件的特征尺寸减小到0.15μm或更小时,这些因素在硅片制造业中至关重要。在0.15μm的器件设计中,DRAM存储器通孔的深宽比被设计成7:1,逻辑电路设计成2.4:1。 钨 CVD 极好的台阶覆盖和间隙填充 良好的抗电迁徒特性 铜 CVD 极好的一致性 具有 Ti/TiN 阻挡层金属的垫膜钨 CVD PVD 多腔集成设备 铜电镀系统 铜电镀 IC 制造业转到铜金属化对所有芯片制造商来说都只是刚刚起步。首先,高性能处理器和快速静态存储器正在转向铜工艺。 电镀铜金属的基本原理是将具有导电表面的硅片沉浸在硫酸铜溶液中,这个溶液包含所需要淀积的铜(见下图)。硅片和种子层作为带负电荷的平板或阴极电连接到外电源。固体铜块沉浸在溶液中并构成带正电荷的阳极。电流从硅片进入溶液到达铜阴极。当电流流动时,下列反应在硅片表面淀积铜金属: Cu2+ + 2e- Cuo 铜电镀工具 双大马士革法的铜金属化 表 12.5.2 双大马士革法的铜金属化 表 12.5.3 双大马士革法的铜金属化 表 12.5.4 双大马士革法的铜金属化 表 12.5.5 双大马士革法的铜金属化 表 12.5.6 双大马士革法的铜金属化 表 12.5.7 双大马士革法的铜金属化 表 12.5.8 双大马士革法的铜金属化 表 12.5.9 双大马士革法的铜金属化 表 12.5.10 双大马士革法的铜金属化 金属化质量测量 检查的质量参数: 溅射金属的附着; 溅射薄膜的应力; 溅射的膜厚; 溅射薄膜的均匀性 小 结 金属化淀积的金属薄膜,在芯片上形成了互连金属线和接触孔或通孔连接。有6类金属用于硅片制造业,各有不同的特点满足不同的性能要求。 铝用作传统的互联金属线。欧姆接触是硅和互连金属之间的低阻接触。 铝也常和铜形成合金最大程度地解决电迁徒稳定性问题,铜的含量在0.5%~4%之间 新的互连金属化建立在铜冶金的基础上以减小金属电阻。铜和具有低K值的介质联合使用将减小芯片的互连延迟。 连接金属时常使用阻挡层金属,不同的阻挡层金属是否具有合适的特性取决于应用。 硅化物是难熔金属和硅形成的合金,用于减小接触电阻和附着。 自对准硅化物是一种特殊的硅化物,它被用于对准源、漏和栅结构。 应用最广泛的系统是溅射。溅射的物理特性是轰击靶,以轰击出原子,并在硅片表面淀积这些原子形成薄膜。 三类最普通的溅射类型是 RF、磁控和粒子化金属等离子体。 机械泵 高真空阀 高真空泵 工艺腔 (钟罩) 坩锅 蒸发金属 载片盘 尾气 e- e- e- DC 直流二极管 溅射装置 衬底 1) 电场产生 Ar+ 离子 2) 高能Ar+ 离子和 金属靶撞击 3) 将金属原子 从 靶中撞击 阳极(+) 阴极 (-) 氩原子 电场 金属靶 等离子体 5) 金属淀积在衬底上 6) 用真空泵将多余 物质从腔中抽走 4) 金属原子向衬底迁移. 进气 + + + + + + 0 高能 Ar+ 离子 被溅射的 金属原子 金属原子 阴极(-) 弹回的氩离子和自由电子复合形成中性原子 阳极(+) 阴极 (-) 电场 金属靶 等离子体辉光产生的光子 被溅射的原子 Substrate 高能原子 中子 包含杂质的阴离子 轰击靶产生的 X-射线 阴离子 – e- DC 电源 被加热的硅片吸盘 磁铁 氩气入口 真空泵 靶 阴极 表明溅射薄膜覆盖通孔的剖面图 Ar 靶 准直器 准直溅射系统 Substrate Electrode 电极 钛靶 + + RF场 高能氩 离子 钛离子 被溅射的钛原子 e- e- 离子体 DC 电源 RF 发生器 DC 场 DC 偏置 电源 电感线 准直钛淀积覆 盖通孔底部 间隙填充介质 铝 通孔 PECVD SiO2 1. 层间介质通孔刻蚀 CVD TiN 等角淀积 TiN 4. CVD 钨淀积 钨通孔薄膜 5. 钨平坦化 钨填充 薄膜 Photo Courtesy of Applied Materials, Inc. - 阴极 + 阳极 衬底 电镀液 入口 出口 出口 铜离子 铜原子附着在硅片上 + + Used with permission from Novellus Systems, Inc. 1: SiO2 淀积 说明: 用 PECVD 淀积内层氧化硅到希望的厚度,这里没有关键的间隙填充,因此PECVD 是可以接受的。 SiO2 2:Si3N4 刻蚀阻挡层淀积 说明: 厚 250 ? 的 Si3N4 刻蚀阻挡层被淀积在内层氧化硅上。SiN需要致密,没有针孔,因此使用 HDPCVD 。 Si3N4 3:确定通孔图形和阻挡层 说明: 光刻确定图形、干法刻蚀通孔窗口进入 SiN. 中,刻蚀完成后去掉光刻胶。 SiN 4:淀积保留介质的 SiO2 说明: 为保留层间介质,PECVD 氧化硅淀积。 SiO2 5:确定互连图形 说明: 光刻确定氧化硅槽图形,带胶。在确定图形之前将通孔窗口放在槽里。 Photoresist 6:刻蚀互连槽和通孔 说明: 在层间介质氧化硅中干法刻蚀沟道,停止在 SiN 层。穿过 SiN.层中的开口继续刻蚀形成通孔窗口。 7:淀积阻挡金属层 说明: 在槽和通孔的底部及侧壁用离子化的PVD淀积钽( TaN)和氮化钽扩散层。 阻挡层金属 8:淀积铜种子层 说明: 用 CVD. 淀积连续的铜种子层,种子层必须是均匀的并且没有针孔。 铜种子层 9:淀积铜填充 说明: 用电化学淀积 (ECD).淀积铜填充,即填充通孔窗口也填充槽。 铜层 10:用CMP清除额外的铜 说明: 用CMP 清除额外的铜,这一过程平坦化了表面并为下道工序做了准备。最后的表面是一个金属镶嵌在介质内,形成电路的平面结构。 Copper b) 平坦化的SiO2 c) 被淀积的下一层铝 在 SiO2上由钥匙孔引起的金属空洞 a) 由 PECVD淀积的SiO2 SiO2 在层间介质中 的钥匙孔缺陷 铝 层间介质 金属互连结构 在硅中扩散 的有源区 亚0.25μm CMOS 剖面 具有钨塞的通孔互连结构 复合金属互连 局部互连(钨) 初始金属接触 Gate 阻挡层金属 欧姆接触 铝、钨、铜等 Source Drain Oxide 结短路 浅结 小丘短接的两条金属线 金属线中的空洞 阻挡层金属 铜 铜 钽 钛/钛钽阻挡层金属 金属钨 钛硅化物接触 Silicon substrate 多晶硅栅 钛硅化物接触 Oxide Oxide Source Drain 钛多晶硅化物 钛硅化物 多晶硅栅 掺杂硅 STI TiSi2 STI S G D TiSi2 TiSi2 TiSi2 减少的方阻 减少栅的电阻 减少的接触电阻 减少的二极管 漏电 2. 钛淀积 Silicon substrate 1. 有源硅区 场氧化层 侧墙氧化层 多晶硅 有源硅区 3. 快速热退火处理 钛硅反应区 4. 去除钛 TiSi2 形成 早期金属化技术 1. 厚氧化层淀积 2. 氧化层平坦化 3. 穿过氧化层刻蚀接触孔 4. 阻挡层金属淀积 5. 钨淀积 6. 钨平坦化 1. 穿过氧化层刻蚀接触孔 2. 铝淀积 3. 铝刻蚀 在接触孔 (通孔) 中的钨塞 氧化硅 (介质) 铝接触孔 氧化硅 (介质) 现代金属化技术 SiO2 回流后 PSG 回流前 PSG 金属或多晶硅 连续气流 淀积膜 硅衬底 边界层 反应物扩散 三温区加热部件 钉式热电偶 (外部,控制) 压力表 抽气至真空泵 气体入口 热电偶 (内部) 压力控制器 三温区加热器 加热器 TEOS N2 O2 真空泵 气流控制器 LPCVD 炉 温度控制器 计算机终端 工作接口 炉温控制器 尾气 p+ p+ p+ n+ n+ n+ PECVD 反应室 连续膜 8) 副产物 去除 1) 反应物进 入反应室 衬底 2) 电场使反 应物分解 3) 薄膜初始 物形成 4) 初始物吸附 5) 初始物扩散到衬底中 6) 表面反应 7) 副产物的解 吸附作用 排气 气体传送 RF 发生器 副产物 电极 电极 RF 场 Process gases Gas flow controller Pressure controller Roughing pump Turbo pump Gas panel RF generator Matching network Microcontroller operator Interface Exhaust Gas dispersion screen Electrodes 用 PECVD 淀积的膜在间隙入口处产生夹断现象,导致在间隙填充中的空洞 钥匙孔效应 面包块效应 Metal SiO2 在这里开始分开 1) 离子诱导薄膜初始产物的淀积 2) 氩离子溅射刻蚀掉间隙入口处多余的膜,在膜上导致斜面外形 3) 再淀积被刻蚀的材料。重复该过程,最终形成上下一致的形貌 Cap 机械泵 微波 2.45 GHz 电磁 涡轮泵 阀门 气体喷头 静电吸盘上的硅片 2) PECVD 帽 帽 1) HDPCVD 间隙填充 SiO2 铝 化学机械 平坦化 2.5 2.0 1.5 1.0 0.5 0 0 .5 1.0 1.5 2.0 特征尺寸 (mm) 延迟时间 (′10-9 sec) 互连延迟 (RC) 门延迟 电容 (10-12 Farads/cm) 7 6 5 4 3 2 1 0 0 0.5 1.0 1.5 2.0 2.5 3.0 间距 (mm) K = 4 K = 3 K = 2 K= 1 SiO2 介质 掺杂多晶硅电容极板 掺杂多晶硅电容极板 埋接触孔扩散 SiO2 dielectric Doped polysilicon capacitor plate Doped polysilicon capacitor plate Buried contact diffusion 2) 处理后的SOG 最初的SOG 间隙填充 CVD 氧化硅帽 Cap Si Si Cl Cl H H Si Si Si Si Si Si Si Si Si Si Si Cl H Cl H 化学反应 副产物 淀积的硅 外延层 多晶硅衬底 掺杂剂 (AsH3 or B2 H3) H2 SiH2 Cl2 RF 感应加热线圈 感应基座 硅片 真空泵 排气 排气 排气 RF加热 RF 加热 气体入口 气体入口 卧式反应炉 桶式反应炉 立式反应炉 p+ silicon substrate p- epi layer 场氧化层 n+ n+ p+ p+ n-well ILD 氧化硅 垫氧化层 氧化硅 氮化硅 顶层 栅氧化层 侧墙氧化层 金属前氧化层 Poly 金属 多晶 金属 钝化层 压点金属 p+ Silicon substrate Via ILD-2 ILD-3 ILD-4 ILD-5 M-1 M-2 M-3 M-4 p- Epitaxial layer p+ ILD-6 LI oxide STI n-well p-well ILD-1 Poly gate n+ p+ p+ n+ n+ LI metal Silicon substrate Oxide 宽 长 厚 与衬底相比 薄膜非常薄 共形台阶覆盖 非共形台阶覆盖 均匀厚度 深宽比 = 深度 宽度 = 2 1 深宽比 = 500 ? 250 ? 500 ? D 250 ? W Photograph courtesy of Integrated Circuit Engineering 连续的膜 气体分子 成核 凝聚 Substrate CVD 反应室 Substrate 连续膜 8) 副产物 去除 1) 反应物的质量传输 副产物 2) 薄膜先驱 物反应 3) 气体分 子扩散 4) 先驱物 的吸附 5) 先驱物扩散 到衬底中 6) 表面反应 7) 副产物的解 吸附作用 排气 气体传送 气流 淀积的膜 硅衬底 反应副产物 反应物的扩散 气流 边界层 气流 滞留层 硅片 膜 反应气体 2 反应气体 1 惰性分隔气体 (a) 气体注入类型 N2 反应气体 加热器 N2 N2 N2 N2 N2 硅片 (b) 通气类型 CVD 反应器类型 常压 低压 批处理 单片 热壁 ? ? ? 冷壁 ? ? ? ? 持续移动 ? ? 外延 ? ? 高压 ? ? 喷嘴 ? ? 桶 ? ? 冷壁平面 ? ? ? 等离子体辅助 ? ? ? 纵向流动等温 ? ? ? 化学工艺 物理工艺 化学气相淀积 (CVD) 电镀 物理气相淀积(PVD)或溅射 蒸发 旋涂方法 常压化学气相淀积(APCVD) 或亚常压化学气相淀积(SACVD) 电化学淀积 (ECD), 通常指电镀 直流二极管 灯丝和电子束 旋涂玻璃s (SOG) 低压化学气相淀积(LPCVD) 化学镀层 射频 (RF) 分子束外延 (MBE) 旋涂绝缘介质(SOD) 等离子体辅助CVD 等离子体增强CVD (PECVD) 高密度等离子体化学气相淀积(HDPCVD) 直流磁电管 气相外延(VPE)和 金属有机化学气相淀积 (MOCVD) 离子化金属等离子体 (IMP) 工艺 优点 缺点 应用 APCVD (常压CVD) 反应简单 淀积速度快 低温 台阶覆盖能力差, 有颗粒沾污 低产出率 低温二氧化硅 (掺杂或不掺杂). LPCVD (低压 CVD) 高纯度和均匀性, 一致的台阶覆盖能力,大的硅片容量 高温,低的淀积速率,需要更多的维护,要求真空系统支持 高温二氧化硅 (掺杂或不掺杂),氮化硅、多晶硅等 等离子体辅助 CVD: 等离子体增强CVD (PECVD) 高密度等离子体CVD (HDPCVD) 低温,快速淀积,好的台阶覆盖能力,好的间隙填充能力 要求RF系统,高成本,压力远大于张力,化学物质(如H2)和颗粒沾污 高的深宽比间隙的填充,金属上的SiO2,ILD-1,ILD, 为了双镶嵌结构的铜籽晶层,钝化( Si3N4). 性质 LPCVD PECVD 淀积温度 ((C) 700 – 800 300 – 400 组成成分 Si3N4 SixNyHz 台阶覆盖 整形 共形 23(C 下硅上的应力 (dyn/cm-2) 1.2 – 1.8 x 1010 (张力) 1 – 8 x 109 (张力或压力) 可能的低K值ILD材料 介电 常数 间隙填充 处理温度 ((C) 备注 氟硅玻璃(FSG) 3.4 – 4.1 0.35 不处理 FSG和 SiO2 有几乎一致的K值,氟会侵蚀钽阻挡层金属 HSQ (三氧化二硅烷) 2.9 0.10 350 – 450 硅基树脂聚合体可用在溶液中作为流动的SiO2(Fox)进行SOG。要求表面钝化来减少潮气吸收,处理在N2气中完成 纳米多孔硅 1.3 – 2.5 0.25 400 I非有机材料,介电常数依赖于孔密度而且可调。增加孔密度会减小机械完整性。孔材料需要承受抛光、刻蚀、加热而不退化。 聚 (PAE) 2.6 – 2.8 0.15 375 – 425 旋涂具有好的黏附性和可以进行CMP抛光的芳香聚合物。 a-CF (非晶氟化碳或 FLAC) 2.8 0.18 250 – 350 具有前景的HDPVC材料,可以产生具有良好热稳定性和黏附性的膜 聚对二甲苯 AF4( 脂族四氟化聚对二甲苯) 2.5 0.18 420 – 450 CVD膜可达到黏附性和通孔电阻要求。需要获气体传输系统温度为 200(C,以保证控制聚对二甲苯先驱物的流速 电学 机械学 热学 化学 工艺 金属化 低介电常数 好的黏附性 热稳定性 耐酸和碱 图形制作 低的接触电阻 低介电损失 低的收缩性 低的热扩散系数 选择腐蚀 好的间隙填充能力 低的电子迁移 低的漏电流 抗开裂 高导热 低的杂质 平坦化 低的应力 高可靠性 低应力 无侵蚀 低的针孔 光滑表面 好的硬度 低的湿气吸收 少的微粒 与势垒金属兼容 可接受的存储寿命 主要操作 工艺步骤 相关参数 旋涂介质 碗转速 50 rpm 最大碗转速 800 – 1500 rpm 背部清洗 800 rpm, 5 sec 顶部边缘液珠去除 1000 rpm, 10 sec 旋转干燥 1000 rpm, 5 sec 形成膜 初步烤形成膜 200(C, 60 sec, N2 purge In-line cure 475(C, 60 sec, N2 ambient 材料 熔点((C) 电阻率 (((-cm) 硅 (Si) 1412 ( 109 掺杂的多晶硅 1412 ( 500 – 525 铝 (Al) 660 2.65 铜 (Cu) 1083 1.678 钨 (W) 3417 8 钛 (Ti) 1670 60 钽 (Ta) 2996 13 – 16 钼(Mo) 2620 5 铂 (Pt) 1772 10 特性/工艺 Al Cu 电阻率 (((-cm) 2.65 (3.2 for Al-0.5%Cu) 1.678 抗电迁徒 Low High 空气中抗侵蚀 High Low CVD工艺 Yes No CMP 化学机械平坦化工艺 Yes Yes 硅化物 最低熔化温度((C) 形成的典型温度((C) 电阻率 (((-cm) 钴/硅 (CoSi2) 900 550 – 700 10 – 18 钼/硅 (MoSi2) 1410 900 – 1100 100 铂/硅 (PtSi) 830 700 – 800 28 – 35 钽/硅 (TaSi2) 1385 900 – 1100 35 – 45 钛/硅 (TiSi2) 1330 600 – 800 13 – 25 钨/硅 (WSi2) 1440 900 – 1100 70 烧结的温度 电阻率 TiSi2 – C49 625 – 675(C 60 – 65 ((-cm TiSi2 – C54 800(C 10 – 15 ((-cm

  请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。用户名:验证码:匿名?发表评论


上一篇:宁夏一企业“超纯HCDS”完成中试 该产品为芯片制    下一篇:淀积表面薄膜的形成教学PPTppt